# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-124469

(43) Date of publication of application: 25.04.2003

(51)Int.Cl. H01L 29/786

H01L 21/316

H01L 21/318

H01L 21/336

(21)Application number: 2001- (71)Applicant: HITACHI LTD

310855

(22) Date of filing: 09.10.2001 (72) Inventor: ITOGA TOSHIHIKO


TAKASAKI YUKIO

**KAITO TAKUO** 

KAMO NAOHIRO

**OKURA OSAMU** 

(54) THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF



# (57)Abstract:

PROBLEM TO BE SOLVED: To solve problems that, when a single layer of a silicon nitride film is used as the ground, a level of an interface increases and element characteristics are deteriorated and that, when a ground film is an oxide film formed by a PE-CVD method, the level of the interface also increases, since the film contains many defects and impurities, and the element characteristics are deteriorated.

SOLUTION: As to the problem that the levels of the silicon nitride film and the interface of a semiconductor thin film are increased, the surface of the silicon nitride film is oxidized to make the surface portion be a silicon oxy-nitride film. As for the problem due to the defects and impurities of the silicon oxide film formed by the PE-CVD method, the silicon oxide film obtained by oxidizing a silicon thin film is used.

# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

# CLAIMS

# [Claim(s)]

[Claim 1] The insulator substrate protective coat which it is the thin film transistor currently formed on the insulator substrate with a thermal resistance of 650 degrees C or less, a thin film transistor consists of a semi-conductor thin film, gate dielectric film, and a gate electrode at worst, and the insulating-substrate protective coat of one layer is formed at worst between said thin film transistors and insulating substrates, and touches the semi-conductor thin film of a thin film transistor is a thin film transistor characterized by being the silicon oxide which oxidized the silicon thin film.

[Claim 2] Oxidation according to claim 1 is the production approach of the thin

film transistor characterized by carrying out in the ambient atmosphere which contains a kind of gas at least among oxygen, a steam, ozone, plasma oxygen, N2O, NO, a hydrogen chloride, and chlorine.

[Claim 3] For the semi-conductor thin film from which at least a part constitutes a thin film transistor, the silicon oxide which touches a semi-conductor thin film in a thin film transistor according to claim 1 is a thin film transistor to which it is characterized by being in contact with the silicone film of a different layer.

[Claim 4] It is the thin film transistor currently formed on the insulator substrate with a thermal resistance of 650 degrees C or less. A thin film transistor It consists of a semi-conductor thin film, gate dielectric film, and a gate electrode at worst. Between said thin film transistors and insulating substrates The insulating-substrate protective coat which the insulating-substrate protective coat of one layer is formed at worst, and touches the semi-conductor thin film of a thin film transistor It is the thin film transistor which is silicon oxide and is characterized by the element concentration of the carbon in some [ at least ] fields of silicon oxide, a fluorine, or the hydrogen being three or less 1x1018-/cm preferably three or less 1x1019-/cm.

[Claim 5] An acid silicon nitride film is a thin film transistor to which it is the thin film transistor currently formed on the insulator substrate with a thermal resistance of 650 degrees C or less, a thin film transistor consists of a semiconductor thin film, gate dielectric film, and a gate electrode at worst, the insulating-substrate protective coat of one layer is formed at worst between said thin film transistors and insulating substrates, and an insulating-substrate protective coat is characterized by being the acid silicon nitride film with which it oxidized and the front face was formed after silicon nitride film formation including the acid silicon nitride film.

[Claim 6] Oxidation of a silicon thin film according to claim 1 or 5 and a silicon nitride film is the production approach of the thin film transistor characterized by carrying out by the approach of heating the gas of an oxidizing quality and spraying on a silicone film and a silicon nitride film.

[Claim 7] Claims 1-6 are the thin film transistors characterized by including the oxide film which some gate dielectric film [ at least ] oxidized the semi-conductor thin film which forms a thin film transistor in the thin film transistor of a publication, and was obtained either.

[Translation done.]

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

.....

### DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] Especially this invention relates to the polycrystalline silicon thin film transistor (low-temperature poly-SiTFT) produced at a suitable low-temperature process (650 degrees C or less) to constitute the driver for image display devices, and its circumference circuit with respect to a thin film transistor.

[0002]

[Description of the Prior Art] the structure of the thin film transistor for the conventional liquid crystal displays (LCD) -- an insulating-substrate top -- a silicon nitride film or an oxidation silicone film -- CVD (Chemical vapor deposition) -- it is common to use as diffusion prevention film which forms by law and

controls the impurity diffusion from a substrate. Generally in low-temperature poly-SiTFT, as for the CVD method in this case, PE-CVD method is used. [0003]

[Problem(s) to be Solved by the Invention] There are the following technical problems in the above-mentioned conventional technique. When a substrate is a silicon nitride film monolayer, the diffusion prevention effectiveness is enough, but since the semi-conductor layer of TFT touches silicon nitride, the level of an interface increases and there is a problem to which a component property worsens. Moreover, when the substrate film which touches a semi-conductor layer is an oxidation silicone film, since the oxide film formed with PE-CVD method contains many defects and impurities, there will be much level of an interface too and a component property will worsen. Since especially the oxidation silicone film formed by PE-CVD contains carbon, a fluorine, many OH radicals, and much H2O, it has the problem which cannot control the threshold electrical potential difference of TFT easily that the property of TFT tends to deteriorate.

# [0004]

[Means for Solving the Problem] The above-mentioned problem is solved by the following means. First, about the problem that there is much level of a silicon nitride film and a semi-conductor thin film interface, a silicon nitride film front face is oxidized and it can solve by using a surface part as an acid silicon nitride film. Moreover, about the problem resulting from the defect of the oxidation silicone film formed with PE-CVD method, and an impurity, an oxidation silicone film is not formed with a CVD method, but it can solve by using the oxidation silicone film which oxidized the silicon thin film. Moreover, it is effective to oxidize by controlling a substrate temperature rise by spraying the heated gas on a substrate as the approach of the oxidation in this case, and oxidizing for a short time. Moreover, the approach of oxidizing may be used at low temperature, such as oxygen plasma oxidation.

[0005]

[Embodiment of the Invention] (Example 1) CMOS produced with the application of this invention to drawing 1 The sectional view of TFT is shown. Here, this drawing (a) is CMOS. The NMOS transistor section of TFT and this drawing (b) are the PMOS transistor sections.

[0006] First, SiN film 102 and the a-Si film 103 were formed by the thickness of 100nm and 10nm by PE-CVD as substrate film (protective coat) on the glass substrate 101, respectively. It oxidized to the oxidation silicone film completely by spraying the steam heated 700 degrees C on the above-mentioned a-Si film front face 103. Although the temperature of the a-Si film 103 rises even at 700 degrees C, since the oxidation time amount in this case is several minutes and the temperature of a glass substrate 101 is 600 degrees C or less, it can oxidize without making glass transform.

[0007] The ambient atmosphere containing not only a steam but O2, NO(s), N2O and the mixed gas of O2, a hydrogen chloride and O2, and chlorine, and those mixed gas may be used for the gas to be used.

[0008] After that, 50nm of a-Si film was deposited with PE-CVD method, and it considered as the poly-Si film (equivalent to 106,107,108) by excimer laser annealing. After processing this film into island shape by dry etching using a resist mask, gate SiO2 100nm film 104 was produced by PE-CVD, and the 150nm gate electrode 105 was formed by the spatter. In this case, by the same approach as the above, after 10nm oxidized the 56nm poly-Si front face, TFT in which 90nm of gate SiO2 film 104 was formed was also produced.

[0009] After the above-mentioned process, by P ion implantation which used the resist mask about the NMOS transistor section, the n+ layer 106 and the LDD (lightly doped drain) layer 107 were created, about the PMOS transistor section, the p+ layer 108 was formed by B ion implantation, and the CMOS transistor was produced.

[0010] The interlayer insulation film 109 of SiO2 and aluminum alloy wiring 110 were formed with PE-CVD method after the above-mentioned TFT making process. After forming SiO2 film 111 and SiN film 112 by PE-CVD as passivation

film and forming a contact hole, the ITO (Indium Titanium Oxide) film 113 was formed as a transparent electrode, and the transistor for a liquid crystal drive and the CMOS transistor for circuits were completed. Then, the liquid crystal process was performed and the picture element part of LCD was produced.

[0011] When the substrate film which oxidized a-Si was used, compared with the case where the substrate film is formed, the ON state current of a transistor increased about 20 to 30% only by the PE-CVD film. Moreover, when drain avalanche hot hole degradation conditions estimated a life, 10% degradation life of the on resistance of TFT compared and the thermal oxidation film was used to being 104sec extent in the case of the substrate film of the PE-CVD film, single or more figures became long with 105 or more secs.

[0012] Furthermore, when the gate oxide containing SiO2 film which oxidized and formed the poly-Si front face was used, as for the life, 106 or more secs and very reliable TFT were obtained. Under the present circumstances, it changes into SiO2 film which oxidized and formed the poly-Si front face, and even if it uses the SiN film which nitrided and formed the poly-Si front face by NH3, or the SiON film which oxidized further and formed that SiN film, there is the improvement effectiveness in TFT dependability.

[0013] It is also possible to change into the SiN film formed with PE-CVD method as substrate film, and to use the film which nitrided the a-Si film by NH3 gas. In this case, there are few fixed charges in an SiN film, the threshold armature-voltage control of TFT is easy, it is powerful, and TFT to which the property was equal is obtained.

(Example 2) The sectional view of CMOSTFT of other examples produced with the application of this invention to drawing 2 is shown. Here, this drawing (a) is CMOS. The NMOS transistor section of TFT and this drawing (b) are the PMOS transistor sections.

[0014] First, SiN201 was formed by the thickness of 100nm by PE-CVD as substrate film on the glass substrate 101. spraying the steam which heated this SiN film front face at 700 degrees C -- oxidizing -- a front face -- oxygen -- it

considered as the rich acid nitride 202. In this case, it may be the same as that of an example 1 that deformation does not arise in a glass substrate, and other oxidizing gases are sufficient as the gas to be used.

[0015] The NMOS transistor and the PMOS transistor were produced like the example 1 after the above-mentioned process. When the substrate film which oxidized SiN was used, compared with the case where the substrate film is formed, the ON state current of a transistor increased about 10 to 20% only by PE-CVD. Moreover, when the life of 10% degradation in the on resistance of TFT compared and the thermal oxidation film was used to being 104sec extent in the case of the substrate film of the PE-CVD film, single or more figures became long with 105 or more secs. Moreover, like an example 1, when a part of thermal oxidation film of poly-Si is used for gate oxide, it is effective in a life becoming long further.

(Example 3) The block diagram of the liquid crystal display produced using TFT produced in the examples 1 and 2 to drawing 3 is shown. LCD consists of a gate driver circuit 301, a drain driver circuit 302, and the image display section 303, and the gate driver circuit 301 and the drain driver circuit 302 are CMOS. TFT304 constituted. The image display section 303 formed the gate line 305 and the signal line 306 in the shape of a matrix.

[0016] Above LCD showed the good engine performance, each LCD of especially a LCD life is 10000 hours or more, and long LCD of a life was obtained. [0017]

[Effect of the Invention] As mentioned above, according to this invention, TFT with good substrate and semi-conductor thin film interface is producible, an initial property is good, reliable TFT is obtained, and long LCD of a life is obtained.

[Translation done.]

<sup>\*</sup> NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

# **DESCRIPTION OF DRAWINGS**

.....

[Brief Description of the Drawings]

[Drawing 1] The sectional view for explaining the TFT making process of 1 operation of this invention.

[Drawing 2] The sectional view for explaining the TFT making process by other examples of this invention.

[Drawing 3] The circuit diagram showing the configuration of LCD.

[Description of Notations]

101 [ -- Gate oxide, 105 / -- A gate electrode, 106 / -- n+ layer ] -- 102 A glass substrate, 201 -- An SiN film, 103 -- SiO2 film, 104 which oxidized a-Si 107 [ -- aluminum alloy wiring, 111 / -- Passivation SiO2 film, 112 / -- A passivation SiN film, 113 / -- An ITO electrode, 202 / -- Acid silicon nitride film. ] -- A LDD layer, 108 -- p+ layer, 109 -- SiO2 between layers film, 110

[Translation done.]

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.

<sup>\*</sup> NOTICES \*

- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


# **DRAWINGS**

# 



[Drawing 3]





[Translation done.]

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-124469 (P2003-124469A)

(43)公開日 平成15年4月25日(2003.4.25)


(51) Int.Cl. <sup>7</sup>		<b>識別</b> 記号	FΙ			ァーマコート*(参考)	
H01L	29/786		H01L 2	21/316		A 5F058	
	21/316		2	21/318	1	C 5F110	
	21/318		2	29/78	626C		
	21/336			6 1		V	
				6		T	
			審查請求	未請求	請求項の数7	OL (全 4 頁)	
(21)出願番号	<b>手</b>	特願2001-310855(P2001-310855)	(71)出願人	0000051	08		
				株式会社	土日立製作所		
(22)出顧日		平成13年10月9日(2001.10.9)		東京都日	<b>千代田区神田駿</b> 港	可台四丁目 6番地	
			(72)発明者	糸賀 甸	政彦		
				東京都国	東京都国分寺市東恋ケ窪一丁目280番地		
				株式会社	<b>社日立製作所中</b> 。	央研究所内	
			(72)発明者	高嵜	<b>岸</b> 男		
				千葉県茂	支原市早野3300%	番地 株式会社日立	
				製作所	ディスプレイグル	レープ内	
			(74)代理人	1000750	96		
				弁理士	作田 康夫		
						最終頁に続く	

## (54) 【発明の名称】 薄膜トランジスタおよびその製造方法

# (57)【要約】

【課題】下地が窒化シリコン膜単層である場合、界面の準位が増大して、素子特性が悪くなる問題がある。下地膜がPE-CVD法により形成した酸化膜の場合、多くの欠陥および不純物を含むため、やはり界面の準位が多く、素子特性が悪くなってしまう。

【解決手段】窒化シリコン膜と半導体薄膜界面の準位が多いという問題については、窒化シリコン膜表面を酸化し、表面部分を酸窒化シリコン膜とする。また、PE-CVD法で形成した酸化シリコン膜の欠陥、不純物に起因する問題については、シリコン薄膜を酸化した酸化シリコン膜を使用する。



## 【特許請求の範囲】

【請求項1】耐熱性650℃以下の絶縁体基板上に形成されている薄膜トランジスタであり、薄膜トランジスタは、最低限、半導体薄膜、ゲート絶縁膜、ゲート電極からなり、前記薄膜トランジスタと絶縁基板間には、最低限1層の絶縁基板保護膜が形成されており、薄膜トランジスタの半導体薄膜と接する絶縁体基板保護膜は、シリコン薄膜を酸化したシリコン酸化膜であることを特徴とする薄膜トランジスタ。

【請求項2】請求項1記載の酸化は、酸素、水蒸気、オゾン、プラズマ酸素、 $N_2$ O、NO、塩化水素、塩素のうち、少なくとも一種のガスを含む雰囲気中で行うことを特徴とする薄膜トランジスタの作製方法。

【請求項3】請求項1記載の薄膜トランジスタにおいて、半導体薄膜と接するシリコン酸化膜は、少なくとも一部が、薄膜トランジスタを構成する半導体薄膜とは異なる層のシリコン膜と接していることを特徴とする薄膜トランジスタ。

【請求項4】耐熱性650℃以下の絶縁体基板上に形成されている薄膜トランジスタであり、薄膜トランジスタは、最低限、半導体薄膜、ゲート絶縁膜、ゲート電極からなり、前記薄膜トランジスタと絶縁基板間には、最低限1層の絶縁基板保護膜が形成されており、薄膜トランジスタの半導体薄膜と接する絶縁基板保護膜は、シリコン酸化膜であり、シリコン酸化膜の少なくとも一部の領域中の炭素、フッ素、水素のうちのいずれかの元素濃度は、 $1 \times 10^{1.9}$   $/ c \, \mathrm{m}^3$  以下、好ましくは $1 \times 10^{1.8}$   $/ c \, \mathrm{m}^3$  以下であることを特徴とする薄膜トランジスタ。

【請求項5】耐熱性650℃以下の絶縁体基板上に形成されている薄膜トランジスタであり、薄膜トランジスタは、最低限、半導体薄膜、ゲート絶縁膜、ゲート電極からなり、前記薄膜トランジスタと絶縁基板間には、最低限1層の絶縁基板保護膜が形成されており、絶縁基板保護膜は酸窒化シリコン膜を含み、酸窒化シリコン膜は、窒化シリコン膜形成後に表面を酸化して形成した酸窒化シリコン膜であることを特徴とする薄膜トランジスタ。【請求項6】請求項1または5に記載のシリコン薄段および窒化シリコン膜の酸化は、酸化性のガスを加熱してシリコン膜および窒化シリコン膜に吹き付ける方法で行うことを特徴とした薄膜トランジスタの作製方法。

【請求項7】請求項1から6のいずれか記載の薄膜トランジスタにおいて、ゲート絶縁膜の少なくとも一部は、 薄膜トランジスタを形成する半導体薄膜を酸化して得られた酸化膜を含むことを特徴とする薄膜トランジスタ。

#### [0001]

【発明の詳細な説明】

【発明の属する技術分野】本発明は薄膜トランジスタに係わり、特に画像表示装置用ドライバおよびその周辺回路を構成するのに好適な低温工程(650℃以下)で作

製される多結晶シリコン薄膜トランジスタ (低温p o 1 y - S i T F T ) に関する。

### [0002]

【従来の技術】従来の液晶ディスプレイ(LCD)用の薄膜トランジスタの構造は、絶縁基板上に窒化シリコン膜あるいは、酸化シリコン膜をCVD(Chemical vapor deposition)法により形成し、基板からの不純物拡散を抑制する拡散防止膜として用いることが一般的である。この場合のCVD法は、低温poly-SiTFTにおいては、PE-CVD法が一般的に使用される。

### [0003]

【発明が解決しようとする課題】上記従来技術には以下の課題がある。下地が窒化シリコン膜単層である場合、拡散防止効果は十分であるが、TFTの半導体層が窒化シリコンと接するため、界面の準位が増大して、素子特性が悪くなる問題がある。また、半導体層と接する下地膜が酸化シリコン膜である場合、PE-CVD法により形成した酸化膜は、多くの欠陥および不純物を含むため、やはり界面の準位が多く、素子特性が悪くなってしまう。特に、PE-CVDで形成した酸化シリコン膜は、炭素、フッ素、OH基および $H_2$ Oを多く含むため、TFTのしきい値電圧を制御しにくい、TFTの特性が劣化し易い、といった問題がある。

## [0004]

【課題を解決するための手段】上記問題は、以下の手段により解決される。まず、窒化シリコン膜と半導体薄膜界面の準位が多いという問題については、窒化シリコン膜表面を酸化し、表面部分を酸窒化シリコン膜とすることにより解決できる。また、PE-CVD法で形成した酸化シリコン膜の欠陥、不純物に起因する問題については、酸化シリコン膜をCVD法で形成するのではなく、シリコン薄膜を酸化した酸化シリコン膜を使用することにより解決できる。またこの際の酸化の方法としては、加熱したガスを基板に吹き付け、短時間に酸化を行うことが有効である。また、酸素プラズマ酸化等の低温で酸化が可能な方法を用いてもよい。

### [0005]

【発明の実施の形態】(実施例1)図1に本発明を適用して作製したCMOS TFTの断面図を示す。ここで、同図(a)はCMOS TFTのNMOSトランジスタ部、同図(b)はPMOSトランジスタ部である。 【0006】まず、ガラス基板101上に下地膜(保護膜)として、PE-CVDにより、SiN膜102およびa-Si膜103をそれぞれ100nmおよび10nmの厚さで形成した。上記a-Si膜表面103に、700℃加熱した水蒸気を吹き付けることにより、完全に酸化シリコン膜に酸化した。この際の酸化時間は、数分であり、a-Si膜103の温度は700℃にまで上昇

するが、ガラス基板101の温度は600℃以下である ので、ガラスを変形させずに酸化が可能である。

【0007】用いるガスは、水蒸気に限らず、 $O_2$ 、 $N_0$ 、 $N_2$  Oか、 $N_2$  と塩化水素、 $N_2$  と塩素の混合ガスか、それらの混合ガスを含む雰囲気を用いてもよい。

【0008】その後に、PE-CVD法によりa-Si 膜を50nm堆積し、エキシマレーザアニールによりp o1y-Si 膜(106,107,108に相当)とした。この膜を、レジストマスクを用いてドライエッチングにより島状に加工した後に、100nmのゲートSi  $O_2$  膜 104 を PE-CVDにより作製し、150nm のゲート電極 105 をスパッタ法により形成した。この際に、上記と同じ方法により、56nmのpo1y-Si 表面を 10nm酸化した後に、ゲート $SiO_2$  膜 104 を 90nm形成したTFT も作製した。

【0010】上記TFT作製工程後、PE-CVD法により、SiO2の層間絶縁膜109、A1合金配線110を形成した。パッシベーション膜としてPE-CVDによりSiO2膜111およびSiN膜112を形成し、コンタクトホールを形成した後、透明電極としてITO(Indium Titanium Oxide)膜113を形成し、液晶駆動用のトランジスタおよび回路用のCMOSトランジスタを完成した。その後、液晶工程を行い、LCDの画素部を作製した。

【0011】a-Siを酸化した下地膜を使用した場合、PE-CVD膜のみで下地膜を形成した場合に比べ、トランジスタのオン電流が $20\sim30\%$ 程度増加した。また、ドレインアバランシェホットホール劣化条件で寿命を評価した場合、TFTのオン抵抗の10%劣化寿命で比較すると、PE-CVD膜の下地膜の場合、 $10^4$  sec程度であるのに対し、熱酸化膜を用いた場合には、 $10^5$  sec以上と、一桁以上長くなった。

【0012】さらに、poly-Si表面を酸化して形成した $SiO_2$  膜を含むゲート酸化膜を使用した場合、寿命は、 $10^6$  sec以上と極めて信頼性の高いTFTが得られた。この際、poly-Si表面を酸化して形成した $SiO_2$  膜に変え、poly-Si表面をNH3で窒化して形成したSiN膜あるいは、そのSiN膜をさらに酸化して形成したSiON膜を用いてもTFT信頼性向上効果がある。

【0013】下地膜として、PE-CVD法により形成したSiN膜に変えて、a-Si膜を $NH_3$ ガスにより窒化した膜を用いることも可能である。この場合、SiN膜中の固定電荷が少なく、TFTのしきい値電圧制御

が容易であり、性能がよく、特性の揃ったTFTが得られる。

(実施例2)図2に本発明を適用して作製した他の実施例のCMOSTFTの断面図を示す。ここで、同図(a)はCMOS TFTのNMOSトランジスタ部、同図(b)はPMOSトランジスタ部である。

【0014】まず、ガラス基板101上に下地膜として、PE-CVDにより、SiN201を100nmの厚さで形成した。このSiN膜表面を700℃に加熱した水蒸気を吹き付けることにより酸化し、表面を酸素リッチな酸窒化膜202とした。この際に、ガラス基板に変形が生じないのは実施例1と同様であり、用いるガスは、他の酸化性ガスでもよい。

【0015】上記工程後、実施例1と同様にNMOSトランジスタおよびPMOSトランジスタを作製した。SiNを酸化した下地膜を使用した場合、PE-CVDのみで下地膜を形成した場合に比べ、トランジスタのオン電流が $10\sim20\%$ 程度増加した。また、TFTのオン抵抗の10%3化の寿命で比較すると、PE-CVD膜の下地膜の場合、 $10^4$  sec程度であるのに対し、熱酸化膜を用いた場合には、 $10^5$  sec以上と、一桁以上長くなった。また、実施例1と同様に、ゲート酸化膜にpo1y-Siの熱酸化膜を一部使用した場合は、さらに寿命が長くなる効果がある。

(実施例3)図3に実施例1および2で作製したTFTを用いて作製した液晶表示装置の構成図を示す。LCDはゲートドライバ回路301とドレインドライバ回路302と画像表示部303から構成され、ゲートドライバ回路301およびドレインドライバ回路302はCMOSTFT304により構成した。画像表示部303はゲート線305と信号線306とをマトリクス状に形成した。

【0016】上記LCDは、良好な性能を示し、特にLCD寿命は、各LCDともに10000時間以上であり、寿命の長いLCDが得られた。

## [0017]

【発明の効果】上述のように、本発明によれば、下地と 半導体薄膜界面が良質なTFTが作製でき、初期特性が よく、信頼性の高いTFTが得られ、寿命の長いLCD が得られる。

#### 【図面の簡単な説明】

【図1】本発明の一実施のTFT作製工程を説明するための断面図。

【図2】本発明の他の実施例によるTFT作製工程を説明するための断面図。

【図3】 LCDの構成を示す回路図。


#### 【符号の説明】

101…ガラス基板、102、201…SiN膜、103…a-Siを酸化したSiO<sub>2</sub> 膜、104…ゲート酸化膜、105…ゲート電極、106…n+層


107…LDD層、108…p+層、109…層間Si O<sub>2</sub> 膜、110···A1合金配線、111···パッシベーシ 113···ITO電極、202···酸窒化シリコン膜。

ョン $SiO_2$  膜、112…パッシベーションSiN膜、

【図1】




【図2】



【図3】

图 3



# フロントページの続き

(72)発明者 海東 拓生

千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内

(72)発明者 賀茂 尚広

千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内

(72)発明者 大倉 理

千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内

Fターム(参考) 5F058 BC02 BC11 BF62 BF63 BF72

BJ01

5F110 AA14 BB02 BB04 CC02 DD02

DD13 DD14 DD15 DD17 EE44

FF02 FF03 FF04 FF07 FF23

FF26 FF30 GG02 GG13 GG25

GG45 HJ01 HJ13 HL06 HL07

HM15 NN03 NN23 NN24 NN35

PP03